




1



8



960 sp

عملي

كلية الهندسة المعلوماتية

السنة الثالثة

مراجعة أفكار البنيان 1-

د. عملي مشترك



RB Informatics; 2025/11/15

بنيان الحواسيب 2

مرحباً أصدقائي، أهلاً وسهلاً بكم في رحلة جديدة معنا في مادة بنيان الحواسيب، نتغنى لكم التوفيق والسداد في دراستكم 😊


تقسيم علامات الفصل:

يوجد مذكرتين لكل واحدة منها 13 علامة + 4 علامات Quiz.

أداء المعالجات CPU Performance

:Clock Cycle

المعالج يعمل على نبضات الساعة



يرجى مراجعة أنظمة العد الثنائي والست عشري والتحويل بينها.

التردد: يوجد لكل معالج تردد (frequency) f وهو مقلوب الدور.

$$f = \frac{1}{T}$$

ممر المعطيات Data path:

1. احادي الدور (Single Cycle (SC):


كل تعليمة يتم تنفيذها في دور واحد.

2. متعدد الأدوار (Multi-Cycle):

كل تعليمة يتم تنفيذها على عدة مراحل، كل مرحلة تتم في دور ساعة واحد (أي لكل مرحلة قسم من الدور).

3. المتوارد (Pipelined):

يتم تنفيذ التعليمة على عدة مراحل مع التداخل بين تنفيذ التعليمات.



:CPI (Cycle Per Instruction)

عدد الدورات الوسطي في التعليمة ويساوي: $CPI = \frac{CC}{IC}$

IC (Instruction Count): عدد التعليمات في البرنامج ويهملنا فقط في لغة Assembly.

CC (Cycle Count): عدد الأدوار T في البرنامج ويساوي:

$$CC = IC \times CPI$$

عدد الدورات الوسطي ← عدد التعليمات الكلي

:CPUtime

الزمن الفعلي للتنفيذ على المعالج بغض النظر عن العوامل المحيطة.

$$CPUtime = CC \times T = IC \times CPI \times T = \frac{IC \times CPI}{f} = \frac{CC}{f}$$

:SpeedUp التسريع

هو إيجاد الفرق بين سرعة معاليتين وهو دائماً أكبر من (1)، لأنه إذا كان أصغر من (1) فهذا يعني أننا قمنا بتبطيئ المعالج وليس التسريع.

قانون أمدال ← $SpeedUp = \frac{CPUtime_{(old)}}{CPUtime_{(new)}} = \frac{performance_{(new)}}{performance_{(old)}}$
Amdahl's Law

تمرين:

Inst Type	CPI	N
load	3	30
store	2	15
ALU operation	1	40
branch	3	10
jumps	2	5

تم تصميم معالج P وتم تنفيذ برنامج مؤلف من 100 تعليمة عليه، يبين الجدول المجاور عدد التعليمات و CPI لكل نمط علماً بأن تردد المعالج 2 GHz

- أحسب قيمة CPI الوسطي للبرنامج.
- أحسب زمن تنفيذه CPUtime.
- تم إجراء تطوير على المعالج بحيث يصبح تردده 2.2 GHz مع الحفاظ على باقي القيم، احسب مقدار التسريع حسب قانون أمدال.

:الحل

$$SpeedUp = \frac{CPUtime_{(old)}}{CPUtime_{(new)}} = \frac{\frac{IC \times CPI}{F_{(old)}}}{\frac{IC \times CPI}{F_{(new)}}}$$

$$\frac{F_{(new)}}{F_{(old)}} = \frac{2.2}{2} = 1.1$$

$$\begin{aligned} CPI &= \frac{CC}{IC} \\ CC &= IC \times CPI \\ CC &= 3 \times 30 + 2 \times 15 + 1 \times 40 + 3 \times 10 + 2 \times 5 \\ CC &= 200 \\ \Rightarrow CPI &= \frac{200}{100} = 2 \\ CPUtime &= \frac{CC}{F} = \frac{200}{2 \times 10^9} = 100 \text{ ns} \end{aligned}$$

تمرین:

Inst Type	N
load	30
store	15
ALU operation	40
branch	10
jumps	5

بفرض أن المعالج P أحادي الدور Single Cycle وتم تنفيذ نفس البرنامج

السابق عليه حيث أن عدد تعليمات كل نمط موضحة بالجدول.

1. أحسب قيمة CPI الوسطي للبرنامج.

2. في حال كان المعالج هو Multi Cycle MIPS احسب CPI الوسطي للبرنامج.

الحل:

(2) نوجد ال CPI لكل تعليمة فيكون الجدول كالآتي:

ملاحظة: سنتعلم كيف قمنا بحساب ال CPI لكل تعليمة في معالج ال MIPS بالفقرة القادمة.

Inst Type	N	CPI(MC)
load	30	5
store	15	4
ALU operation	40	4
branch	10	3
jumps	5	3

$$CPI_{(mc)} = \frac{CC}{IC}$$

$$= \frac{5 \times 30 + 4 \times 15 + 4 \times 40 + 3 \times 10 + 3 \times 5}{100} = 4.15$$

ملاحظة: بما أن المعالج أحادي الدور بالتالي ال

$$CPI = 1$$

$$CPI_{sc} = \frac{CC}{IC}$$

$$CC = IC \times CPI$$

$$CC = 1 \times 30 + 1 \times 15 + 1 \times 40 + 1 \times 10 + 1 \times 5$$

$$CC = 100$$

$$CPI_{sc} = \frac{100}{100} = 1$$

المراحل التي تمر فيها التعليمات في معالج ال MIPS

هناك خمس مراحل متتالية لتنفيذ التعليمات في معالج ال mips وهي:

Fetch ⇒ Decode ⇒ Excute ⇒ Memory ⇒ Write

ولكن ليس بالضرورة أن تمر التعليمات بهذه المراحل الخمسة ويكون ذلك حسب نوع التعليمات.

:ALU Operation

تتضمن ال ALU Operation العديد من التعليمات ومنها (add, or, sub, and) ويتم تنفيذها في معالج mips

على المراحل التالية: *Fetch ⇒ Decode ⇒ Excute ⇒ Write*

أي أننا نحتاج إلى جلب التعليمات ثم فك ترميزها ثم تنفيذها ثم كتابة القيمة على أحد registers ولا نحتاج إلى الذهاب إلى الذاكرة والقراءة منها.

وبالتالي تحتاج تعليمات ال ALU Operation إلى 4 Cycle لتنفيذ على معالج ال MIPS أي أن ال CPI لتعليمات ال ALU Operation هو (4).

:Store

Fetch ⇒ Decode ⇒ Excute ⇒ Memory

هنا نحتاج ال Execute لحساب عنوان الذاكرة الذي نريد أن نخزن فيه ولا نحتاج إلى الكتابة على ال register.

وبالتالي تحتاج تعليمات ال Store إلى 4 Cycle لتنفيذ على معالج ال MIPS أي أن ال CPI لتعليمات ال Store هو (4).

:Load

Fetch ⇒ Decode ⇒ Excute ⇒ Memory ⇒ Write

وبالتالي تحتاج تعليمات ال Load إلى 5 Cycle لتنفيذ على معالج ال MIPS أي أن ال CPI لتعليمات ال Load هو (5).

:J, bef, bne



Fetch ⇒ Decode ⇒ Excute

وبالتالي ال cpi لتعليمات السابقة هو (3).



مراحل تنفيذ التعليمات على معالج أحادي الدور

معالج أحادي الدور S.C (Single Cycle DataPath)



وظيفته انتخاب إما القيمة المقروءة من ملف السجلات RD2 أو القيمة العددية imm بعد تمديدتها بالإشارة إلى 32bit، حيث يتم الانتخاب بينهما حسب خط التحكم ALUSrc القادم من وحدة التحكم C.U.

5


مراحل تنفيذ التعليمات على معالج متعدد الأدوار

معالج متعدد الأدوار M.C (Multi Cycle DataPath)

كل تعليمة يتم تنفيذها على عدة مراحل، كل مرحلة تتم في دور ساعة واحد.

➤ حدد مسار تنفيذ تعليمة lw ، وعدد أدوارها؟ وما عمل خط التحكم lrd؟

lw rt, offset (rs) ⇔ Mem [rs + ext(imm)] → rt



تمرین: نريد اختبار مترجمين compiler مختلفين على معالج يعمل بتردد f ، تم استخدام كل من المترجمين على من أجل تنفيذ برنامج معين، فحصلنا على القيم الموضحة في الجدول:

1- احسب CPI بالحالتين.

2- أي التسلسلين أسرع بالتنفيذ؟

Inst Class	عدد التعليمات باستخدام المترجم الأول	عدد التعليمات باستخدام المترجم الثاني	CPI
A	5×10^6	1×10^6	2
B	4×10^6	2×10^6	3
C	1×10^6	4×10^6	4

$$SpeedUp = \frac{CPUtime_{(2)}}{CPUtime_{(1)}} = \frac{\cancel{IC} \times CPI_2}{\cancel{IC} \times \cancel{F} CPI_1}$$

$$= \frac{CPI_2}{CPI_1} = \frac{3.4}{2.6} = 1.3$$

أي أن التسلسل الثاني أسرع من الأول ب 1.3 مرة.

$$CPI_1 = \frac{5 \times 10^6 \times 2 + 4 \times 10^6 \times 3 + 1 \times 10^6 \times 4}{5 \times 10^6 + 4 \times 10^6 + 1 \times 10^6}$$

$$= 2.6$$

بنفس الطريقة يكون:

$$CPI_2 = 3.4$$

أنماط التعليمات MIPS Instructions Formats

1. R-Type :

OP	rs	rt	rd	shift	Func
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

- في التعليمات من النمط R-Type يكون $op = 0$

■ أمثلة عن تعليمات R-Type :

add, sub, and, or ...

add rd, rs, rt

2. I-Type :

OP	rs	rt	immediate
6 bits	5 bits	5 bits	16 bits

- في تعليمات ال I-Type يكون ال op يساوي كل القيم ما عدا $\{0, 2, 3\}$

■ أمثلة عن تعليمات ال I-Type:

`addi, andi, ori, beq`

■ وأيضاً تعليمات الذاكرة هي من النوع I-Type مثل: `lw, sw`.

3. J-Type :

OP	Immediate (target address)
6 bits	26 bits

■ أمثلة: `Jlable(op = 2)`

`jal(op = 3)`

تمرين: ما هو التمثيل الثنائي لتعليمة: `add $8, $17, $8` إذا علمت أن قيمة الحقل $func = 32$.

الحل: التعليمة من النمط R فيكون ال $op = 0$ وتكون الحقول كما يلي:

OP	rs	rt	rd	shift	Func
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

`add $8, $17, $18`

`add rd, rs, rt`

`# $8 = $17 + $18`



0	17	18	8	0	32
000000	10001	10010	01000	00000	100000

تمرين: ما هو التمثيل الثنائي لتعليمة `lw $8, 4($10)` علماً أن ال $op = 35$ ؟



الحل: التعليمة من النوع I-type وهي من الشكل `lw $rt, offset($rs)` فتكون الحقول كما يلي:

OP	rs	rt	immediate	35	10	8	4
6 bits	5 bits	5 bits	16 bits	100011	01010	01000	00...0100

الفرق بين الدارات التركيبية والتتابعية

الدارات التتابعية sequential circuits	الدارات التركيبية combinational circuits
قيمة الخرج الحالي تتعلق بقيمتي الدخل الحالي والحالة الراهنة present state	قيمة الخرج الحالي تتعلق بقيمة الدخل الحالي فقط.
تتألف من بوابات منطقية + عناصر تخزين (ذاكرة)	تتألف من بوابات منطقية.

تمرين: حدد نوع كل من الدارات التالية (تركيبية أم تتابعية):



ملاحظة:

يرجى مراجعة أنظمة العد وبعض المفاهيم الأساسية في مادة البنيان 1-

THE END ^ _ ^